A.譯碼器
B.加法器
C.寄存器
D.數(shù)據(jù)選擇器
您可能感興趣的試卷
你可能感興趣的試題
A.輸出僅由輸入決定
B.電路的輸出與電路當(dāng)前狀態(tài)無(wú)關(guān)
C.電路結(jié)構(gòu)中無(wú)反饋環(huán)路
D.有記憶功能
A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
A.10101
B.00100101
C.100101
D.10101
A.1
B.2
C.4
D.16
A.用電壓表測(cè)量指針不動(dòng)
B.相當(dāng)于懸空
C.電壓不高不低
D.測(cè)量電阻指針不動(dòng)
A.1V
B.1.4V
C.2.1V
D.0.7V
A.輸入級(jí)
B.放大級(jí)
C.中間級(jí)
D.輸出級(jí)
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
最新試題
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
利用2個(gè)74LS138和1個(gè)非門(mén),可以擴(kuò)展得到1個(gè)()線譯碼器。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
TTL與非門(mén)閾值電壓UT的典型值是()
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。