A.輸入級
B.放大級
C.中間級
D.輸出級
您可能感興趣的試卷
你可能感興趣的試題
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.飽和區(qū)和放大區(qū)
B.放大區(qū)和截止區(qū)
C.飽和區(qū)和截止區(qū)
D.集電區(qū)和發(fā)射區(qū)
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯
A.與非與非
B.異或
C.最簡與或
D.最簡或與
A.PROM
B.EPROM
C.SRAM
D.PLA
A.與門陣列
B.或門陣列
C.與非門陣列
D.輸入緩沖器
A.非用戶定制
B.全用戶定制
C.半用戶定制
D.自動生成
最新試題
具有“有1出0、全0出1”功能的邏輯門是()
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
小容量RAM內部存儲矩陣的字數與外部地址線數n的關系一般為()
如要將一個最大幅度為5.1V的模擬信號轉換為數字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。
TTL與非門輸入短路電流IIS的參數規(guī)范值是()。
以下哪個編碼不能是二-十進制譯碼器的輸入編碼()
一個16選一的數據選擇器,其地址輸入(選擇控制輸入)端有()個。
與倒T形電阻網絡DAC相比,權電流網絡D/A轉換器的主要優(yōu)點是消除了()對轉換精度的影響。
TTL與非門輸出低電平的參數規(guī)范值是()
雙積分型數字電壓表是否需要取樣-保持電路?請說明理由。