單項(xiàng)選擇題半導(dǎo)體三極管用作開(kāi)關(guān)元件時(shí)工作在哪兩個(gè)區(qū)域（）

A.飽和區(qū)和放大區(qū)
B.放大區(qū)和截止區(qū)
C.飽和區(qū)和截止區(qū)
D.集電區(qū)和發(fā)射區(qū)


你可能感興趣的試題

1.單項(xiàng)選擇題ispLSI器件中的GLB是指（）。

A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元

2.單項(xiàng)選擇題PLA是指（）。

A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯

3.單項(xiàng)選擇題用PLA進(jìn)行邏輯設(shè)計(jì)時(shí)，應(yīng)將邏輯函數(shù)表達(dá)式變換成（）式。

A.與非與非
B.異或
C.最簡(jiǎn)與或
D.最簡(jiǎn)或與

4.單項(xiàng)選擇題在下列器件中，不屬于PLD的器件是（）。

A.PROM
B.EPROM
C.SRAM
D.PLA

5.單項(xiàng)選擇題不屬于PLD基本結(jié)構(gòu)部分的是（）。

A.與門(mén)陣列
B.或門(mén)陣列
C.與非門(mén)陣列
D.輸入緩沖器

6.單項(xiàng)選擇題PLD（可編程邏輯器件）屬于（）電路。

A.非用戶定制
B.全用戶定制
C.半用戶定制
D.自動(dòng)生成

7.單項(xiàng)選擇題邏輯器件（）屬于非用戶定制電路。

A.邏輯門(mén)
B.GAL
C.PROM
D.PLA

最新試題

若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。

題型：?jiǎn)雾?xiàng)選擇題

7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：?jiǎn)雾?xiàng)選擇題

ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來(lái)實(shí)現(xiàn)（）。

題型：?jiǎn)雾?xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

題型：?jiǎn)雾?xiàng)選擇題

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。

題型：?jiǎn)柎痤}

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。

題型：?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸入短路電流IIS的參數(shù)規(guī)范值是（）。

題型：?jiǎn)雾?xiàng)選擇題