A.飽和區(qū)和放大區(qū)
B.放大區(qū)和截止區(qū)
C.飽和區(qū)和截止區(qū)
D.集電區(qū)和發(fā)射區(qū)
您可能感興趣的試卷
你可能感興趣的試題
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯
A.與非與非
B.異或
C.最簡(jiǎn)與或
D.最簡(jiǎn)或與
A.PROM
B.EPROM
C.SRAM
D.PLA
A.與門(mén)陣列
B.或門(mén)陣列
C.與非門(mén)陣列
D.輸入緩沖器
A.非用戶定制
B.全用戶定制
C.半用戶定制
D.自動(dòng)生成
A.邏輯門(mén)
B.GAL
C.PROM
D.PLA
A.1/4
B.1/2
C.1
D.2
A.8
B.9
C.10
D.11
A.2.56
B.5.12
C.7.7
D.8.58
最新試題
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。
TTL與非門(mén)輸入短路電流IIS的參數(shù)規(guī)范值是()。