A.2.56
B.5.12
C.7.7
D.8.58
您可能感興趣的試卷
你可能感興趣的試題
A.0100000000
B.1100000000
C.1000000000
D.0100000010
A.逐次漸近型
B.雙積分型
C.并聯(lián)型
D.V-F型
A.10.0
B.9.99
C.8.0
D.7.0
A.5.12
B.20.48
C.20.46
D.5.1
A.7.72
B.8.56
C.9.64
D.10.25
A.逐次漸近型
B.雙積分型
C.并聯(lián)型
D.V-F型
A.1／10
B.1／100
C.1／1023
D.1／1024
A.5
B.10
C.20
D.30
A.取樣-保持電路
B.量化電路
C.編碼電路
D.譯碼電路
A.1／10
B.1／100
C.1／1023
D.1／1024
最新試題
具有“有1出0、全0出1”功能的邏輯門是（）
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。
試提出數(shù)字頻率計的三種設(shè)計方案，比較各種方案的特點。如果用HDPLD來實現(xiàn)，設(shè)計方案是最佳嗎？簡述理由。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
一個兩輸入端的門電路，當(dāng)輸入為10時，輸出不是1的門電路為（）
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）