A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
您可能感興趣的試卷
你可能感興趣的試題
A.10101
B.00100101
C.100101
D.10101
A.1
B.2
C.4
D.16
A.用電壓表測(cè)量指針不動(dòng)
B.相當(dāng)于懸空
C.電壓不高不低
D.測(cè)量電阻指針不動(dòng)
A.1V
B.1.4V
C.2.1V
D.0.7V
A.輸入級(jí)
B.放大級(jí)
C.中間級(jí)
D.輸出級(jí)
A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0
A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0
A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0
A.飽和區(qū)和放大區(qū)
B.放大區(qū)和截止區(qū)
C.飽和區(qū)和截止區(qū)
D.集電區(qū)和發(fā)射區(qū)
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元
最新試題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
具有“有1出0、全0出1”功能的邏輯門是（）
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在？
ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
電可擦除的PROM器件是（）