A.1V
B.1.4V
C.2.1V
D.0.7V
您可能感興趣的試卷
你可能感興趣的試題
A.輸入級
B.放大級
C.中間級
D.輸出級
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.飽和區(qū)和放大區(qū)
B.放大區(qū)和截止區(qū)
C.飽和區(qū)和截止區(qū)
D.集電區(qū)和發(fā)射區(qū)
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯
A.與非與非
B.異或
C.最簡與或
D.最簡或與
A.PROM
B.EPROM
C.SRAM
D.PLA
A.與門陣列
B.或門陣列
C.與非門陣列
D.輸入緩沖器
最新試題
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為()
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。