A.模10計(jì)數(shù)器
B.計(jì)數(shù)器容量為10
C.十進(jìn)制計(jì)數(shù)器
D.十二進(jìn)制計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.脈沖整形
B.定時(shí)
C.延時(shí)
D.高、低通濾波
A.非重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器
B.重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器
C.電平觸發(fā)單穩(wěn)態(tài)觸發(fā)器
D.沿觸發(fā)單穩(wěn)態(tài)觸發(fā)器
A.它有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩個(gè)不同的狀態(tài)。
B.在外界觸發(fā)脈沖作用下,能從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài),在暫穩(wěn)態(tài)維持一段時(shí)間后,再自動(dòng)返回穩(wěn)態(tài)。
C.暫穩(wěn)態(tài)維持時(shí)間的長(zhǎng)短取決于電路本身的參數(shù),與觸發(fā)脈沖的寬度和幅度無(wú)關(guān)。
D.暫穩(wěn)態(tài)維持時(shí)間的長(zhǎng)短取決于觸發(fā)脈沖的寬度。
A.脈沖展寬電路
B.脈沖幅度鑒別
C.脈沖整形與變換
D.脈沖產(chǎn)生
A.TTL集成施密特觸發(fā)器
B.用分立元件構(gòu)成的施密特觸發(fā)器
C.CMOS集成施密特觸發(fā)器
D.555定時(shí)器構(gòu)成的施密特觸發(fā)器
A.具有兩個(gè)穩(wěn)定狀態(tài)。
B.觸發(fā)方式為電平觸發(fā),適用與變化緩慢的信號(hào)。
C.具有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。
D.對(duì)正向和負(fù)向增長(zhǎng)的輸入信號(hào),電路有不同的閥值電平。
A.功能相同,外形和管腳排列一致。
B.都使用單電源供電。
C.輸出為2/3VCC電平。
D.電源電壓變化對(duì)振蕩頻率和定時(shí)精度影響下
A.高電平
B.低電平
C.高低電平都有可能
D.無(wú)法確定
A.555在電路結(jié)構(gòu)上是由模擬電路和數(shù)字電路組合而成的。
B.555時(shí)基電路采用雙電源供電。
C.555可獨(dú)立構(gòu)成一個(gè)定時(shí)電路,且定時(shí)精度高。
D.555的最大輸出電流達(dá)200mA,帶負(fù)載能力強(qiáng)。
A.產(chǎn)生矩形波
B.產(chǎn)生延遲作用
C.實(shí)現(xiàn)定時(shí)功能
D.把緩慢信號(hào)變成矩形波
最新試題
以下代碼中為無(wú)權(quán)碼的為()。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
TTL與非門閾值電壓UT的典型值是()
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。