多項(xiàng)選擇題基本RS觸發(fā)器可用于（）。

A.鍵盤(pán)輸入
B.開(kāi)關(guān)消噪
C.防抖動(dòng)
D.數(shù)據(jù)運(yùn)算


你可能感興趣的試題

1.多項(xiàng)選擇題基本RS觸發(fā)器具有（）。

A.置0
B.置1
C.保持記憶
D.裝態(tài)不定

2.多項(xiàng)選擇題根據(jù)邏輯功能的不同，觸發(fā)器可分為RS觸發(fā)器、（）。

A.D觸發(fā)器
B.同步觸發(fā)器
C.JK觸發(fā)器
D.T和T’觸發(fā)器

3.多項(xiàng)選擇題根據(jù)電路結(jié)構(gòu)形式的不同，觸發(fā)器可分為維持阻塞觸發(fā)器、CMOS邊沿觸發(fā)器和（）。

A.基本RS觸發(fā)器
B.同步觸發(fā)器
C.主從觸發(fā)器
D.JK觸發(fā)器

4.多項(xiàng)選擇題下面對(duì)觸發(fā)器基本特點(diǎn)的描述正確的是（）。

A.具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)
B.有三個(gè)穩(wěn)定狀態(tài)
C.根據(jù)不同的輸入信號(hào)可以置成1或0狀態(tài)
D.沒(méi)有記憶功能

5.多項(xiàng)選擇題描述觸發(fā)器的邏輯功能的方法有（）。

A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.狀態(tài)轉(zhuǎn)換卡諾圖

6.多項(xiàng)選擇題下列觸發(fā)器中，有約束條件的是（）。

A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器

7.多項(xiàng)選擇題下列觸發(fā)器中，克服了空翻現(xiàn)象的有（）。

A.邊沿D觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.主從JK觸發(fā)器

8.多項(xiàng)選擇題在下列觸發(fā)器中，有約束條件的是（）。

A.主從JK觸發(fā)器
B.主從D觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器

10.多項(xiàng)選擇題74LS138是（）。

A.集成3線－8線譯碼器
B.集成3線－8線數(shù)據(jù)選擇器
C.集成8線－3線譯碼器
D.集成3線－8線數(shù)據(jù)分配器

最新試題

用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。

題型：?jiǎn)柎痤}

電可擦除的PROM器件是（）

題型：?jiǎn)雾?xiàng)選擇題

根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？

題型：?jiǎn)柎痤}

一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為10時(shí)，輸出不是1的門(mén)電路為（）

題型：?jiǎn)雾?xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

題型：?jiǎn)雾?xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。

題型：?jiǎn)雾?xiàng)選擇題

利用2個(gè)74LS138和1個(gè)非門(mén)，可以擴(kuò)展得到1個(gè)（）線譯碼器。

題型：?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是（）

題型：?jiǎn)雾?xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題