A.冒險競爭
B.安全競爭
C.功能競爭
D.邏輯競爭
您可能感興趣的試卷
你可能感興趣的試題
A.集成3線－8線譯碼器
B.集成3線－8線數(shù)據(jù)選擇器
C.集成8線－3線譯碼器
D.集成3線－8線數(shù)據(jù)分配器
A.8421BCD編碼器
B.二進制編碼器
C.二－十進制編碼器
D.十進制編碼器
A.變量譯碼器
B.優(yōu)先譯碼器
C.碼制變換譯碼器
D.顯示譯碼器
A.高電平
B.高阻
C.脈沖
D.低電平
A.大于
B.小于
C.相等
D.不確定
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據(jù)分配器
D.數(shù)據(jù)選擇器
A.不含記憶電路
B.不含反饋電路
C.從輸入端開始單向傳輸?shù)捷敵?
D.任何時候的輸出僅與當時的輸入有關(guān)
A.引入封鎖脈沖
B.引入選通脈沖
C.接入濾波電容
D.修改邏輯設(shè)計，增加冗余項
A.化簡函數(shù)表達式
B.列出真值表
C.說明給定電路的基本功能
D.根據(jù)最簡輸出函數(shù)表達式畫出邏輯圖
A.根據(jù)給定的邏輯圖寫出輸出邏輯函數(shù)表達式
B.化簡函數(shù)表達式
C.列出真值表
D.根據(jù)最簡輸出函數(shù)表達式畫出邏輯圖
最新試題
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體？是否可以有多個實體和結(jié)構(gòu)體？簡述它們的作用。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為（）
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
試提出數(shù)字頻率計的三種設(shè)計方案，比較各種方案的特點。如果用HDPLD來實現(xiàn)，設(shè)計方案是最佳嗎？簡述理由。
兩個與非門構(gòu)成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。