A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.狀態(tài)轉(zhuǎn)換卡諾圖
您可能感興趣的試卷
你可能感興趣的試題
A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
A.邊沿D觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.主從JK觸發(fā)器
A.主從JK觸發(fā)器
B.主從D觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
A.冒險(xiǎn)競(jìng)爭(zhēng)
B.安全競(jìng)爭(zhēng)
C.功能競(jìng)爭(zhēng)
D.邏輯競(jìng)爭(zhēng)
A.集成3線-8線譯碼器
B.集成3線-8線數(shù)據(jù)選擇器
C.集成8線-3線譯碼器
D.集成3線-8線數(shù)據(jù)分配器
A.8421BCD編碼器
B.二進(jìn)制編碼器
C.二-十進(jìn)制編碼器
D.十進(jìn)制編碼器
A.變量譯碼器
B.優(yōu)先譯碼器
C.碼制變換譯碼器
D.顯示譯碼器
A.高電平
B.高阻
C.脈沖
D.低電平
A.大于
B.小于
C.相等
D.不確定
A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)分配器
D.數(shù)據(jù)選擇器
最新試題
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。
具有“有1出0、全0出1”功能的邏輯門是()
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少?
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。