A.可以進(jìn)行運(yùn)算和直接代入
B.不能進(jìn)行運(yùn)算和直接代入
C.不能進(jìn)行運(yùn)算但可以直接代入
D.可以進(jìn)行運(yùn)算但不能直接代入
您可能感興趣的試卷
你可能感興趣的試題
A.AND
B.OR
C.XOR
D.NOT
A.結(jié)構(gòu)體對(duì)應(yīng)的實(shí)體的端口表中
B.結(jié)構(gòu)體中關(guān)鍵詞BEGIN前
C.結(jié)構(gòu)體中關(guān)鍵詞BEGIN后
D.程序包(PACKAGE)
A.結(jié)構(gòu)體(ARCHITECTURE)
B.進(jìn)程(PROCESS)中的關(guān)鍵詞BEGIN前
C.進(jìn)程(PROCESS)中的關(guān)鍵詞BEGIN后
D.程序包(PACKAGE)
A.ARCHITECTURE
B.ENTITY
C.PROCESS
D.PACKAGE
A.順序
B.并行
C.即可順序也可并行
D.無(wú)法確定
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元
A、如果a+b=a+c,則b=c
B、如果ab=ac,則b=c
C、如果a*a=1,則a=1
D、如果a+a=a,則a=1
A.基本RS觸發(fā)器
B.同步D觸發(fā)器
C.主從JK觸發(fā)器
D.維持-阻塞D觸發(fā)器
A.8入8出
B.16入2出
C.16入
D.1入8出
最新試題
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少?
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
以下代碼中為無(wú)權(quán)碼的為()。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
TTL與非門(mén)輸入短路電流IIS的參數(shù)規(guī)范值是()。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。