A.結(jié)構(gòu)體(ARCHITECTURE)
B.進(jìn)程(PROCESS)中的關(guān)鍵詞BEGIN前
C.進(jìn)程(PROCESS)中的關(guān)鍵詞BEGIN后
D.程序包(PACKAGE)
您可能感興趣的試卷
你可能感興趣的試題
A.ARCHITECTURE
B.ENTITY
C.PROCESS
D.PACKAGE
A.順序
B.并行
C.即可順序也可并行
D.無(wú)法確定
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元
A、如果a+b=a+c,則b=c
B、如果ab=ac,則b=c
C、如果a*a=1,則a=1
D、如果a+a=a,則a=1
A.基本RS觸發(fā)器
B.同步D觸發(fā)器
C.主從JK觸發(fā)器
D.維持-阻塞D觸發(fā)器
A.8入8出
B.16入2出
C.16入
D.1入8出
A.輸出MOS管的漏極是開(kāi)路的
B.可以實(shí)現(xiàn)線與功能
C.可以用來(lái)實(shí)現(xiàn)邏輯電平轉(zhuǎn)換
D.帶負(fù)載能力強(qiáng)
A.CD4511
B.CD4017
C.74LS373
D.74HC373
A.二進(jìn)制數(shù)
B.十進(jìn)制數(shù)
C.八進(jìn)制數(shù)
D.十六進(jìn)制數(shù)
最新試題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
利用2個(gè)74LS138和1個(gè)非門(mén),可以擴(kuò)展得到1個(gè)()線譯碼器。
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
具有“有1出0、全0出1”功能的邏輯門(mén)是()
電可擦除的PROM器件是()