A.與陣列可編程
B.或陣列固定
C.與陣列固定
D.或陣列可編程
您可能感興趣的試卷
你可能感興趣的試題
A.可編程的與邏輯陣列
B.固定的或邏輯陣列
C.可編程的或邏輯陣列
D.輸出電路
A.交叉連接
B.接通連接
C.硬線連接
D.斷開連接
A.熔絲和反熔絲編程器件
B.UEPROM編程器件
C.EEPROM編程器件
D.SRAM編程器件
A.可編程邏輯宏單元
B.可編程I/O單元
C.可編程寄存器
D.可編程內(nèi)部連線
A.可編程的與—或陣列
B.可編程寄存器
C.可編程I/O
D.可編程的與非陣列
A.可在線編程
B.可重復(fù)編程
C.可電檫寫
D.可設(shè)置加密位
A.EPROM
B.EEPROM
C.PLA
D.PAL
A.PROM
B.PAL
C.SRAM
D.GAL
A.GAL
B.邏輯門
C.PROM
D.PLA
A.PROM
B.PLA
C.PAL
D.GAL
最新試題
()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
具有“有1出0、全0出1”功能的邏輯門是()
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
以下代碼中為無權(quán)碼的為()。