多項(xiàng)選擇題時(shí)序邏輯電路可分為()。

A.同步時(shí)序邏輯電路
B.異步時(shí)序邏輯電路
C.555定時(shí)器電路
D.脈沖產(chǎn)生電路


你可能感興趣的試題

1.多項(xiàng)選擇題計(jì)數(shù)器的種類(lèi)繁多,按編碼可分為()。

A.加法計(jì)數(shù)器
B.二進(jìn)制計(jì)數(shù)器
C.十進(jìn)制計(jì)數(shù)器
D.N進(jìn)制計(jì)數(shù)器

2.多項(xiàng)選擇題時(shí)序邏輯電路分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩種它們的區(qū)別是()。

A.同步時(shí)序邏輯電路狀態(tài)的變化與時(shí)鐘脈沖同步,而異步時(shí)序電路中沒(méi)有統(tǒng)一的時(shí)鐘脈沖,電路的狀態(tài)隨輸入信號(hào)的改變而相應(yīng)改變。
B.異步時(shí)序電路的每個(gè)狀態(tài)都是“穩(wěn)定狀態(tài)”,而同步時(shí)序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時(shí)序電路中,任一時(shí)刻,幾個(gè)輸入變量可以同時(shí)變化。
D.異步時(shí)序電路中,每個(gè)時(shí)刻僅允許一個(gè)輸入信號(hào)發(fā)生變化,以避免電路中可能出現(xiàn)的競(jìng)爭(zhēng)現(xiàn)象。

3.多項(xiàng)選擇題可以用來(lái)暫時(shí)存放數(shù)據(jù)的器件是()

A.數(shù)碼寄存器
B.計(jì)數(shù)器
C.移位寄存器
D.序列信號(hào)檢查器

4.多項(xiàng)選擇題在下列功能表示方法中,不適合用于表示時(shí)序邏輯電路功能的是()

A.狀態(tài)轉(zhuǎn)換圖
B.特征方程
C.真值表
D.數(shù)理方程

5.多項(xiàng)選擇題根據(jù)計(jì)數(shù)器中各觸發(fā)器狀態(tài)更新的情況不同,將計(jì)數(shù)器分為()兩種類(lèi)型。

A.可逆計(jì)數(shù)器
B.循環(huán)計(jì)數(shù)器
C.同步計(jì)數(shù)器
D.異步計(jì)數(shù)器

6.多項(xiàng)選擇題時(shí)序邏輯電路由()兩部分組成。

A.集成定時(shí)器
B.組合邏輯電路
C.存儲(chǔ)電路
D.脈沖產(chǎn)生電路

7.多項(xiàng)選擇題時(shí)序邏輯電路的設(shè)計(jì)過(guò)程中除了有建立最原始的狀態(tài)轉(zhuǎn)換圖還有()。

A.進(jìn)行狀態(tài)編碼
B.進(jìn)行電路設(shè)計(jì)
C.列出真值表
D.畫(huà)出邏輯圖

8.多項(xiàng)選擇題在用集成計(jì)數(shù)器進(jìn)行電路設(shè)計(jì)時(shí)常用的方法有()。

A.級(jí)連法
B.置位法
C.復(fù)位法
D.擴(kuò)展法

9.多項(xiàng)選擇題觸發(fā)器是存儲(chǔ)電路的基本元件,根據(jù)觸發(fā)器時(shí)鐘端的連接方式,把時(shí)序邏輯電路分為()。

A.同步時(shí)序電路
B.組合邏輯電路
C.觸發(fā)器電路
D.異步時(shí)序電路

10.多項(xiàng)選擇題移位寄存器可以實(shí)現(xiàn)()。

A.并/串轉(zhuǎn)換
B.數(shù)據(jù)存儲(chǔ)
C.串/并轉(zhuǎn)換
D.數(shù)據(jù)運(yùn)算

最新試題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。

題型:?jiǎn)柎痤}

ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。

題型:?jiǎn)雾?xiàng)選擇題

雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。

題型:?jiǎn)柎痤}

用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型:?jiǎn)雾?xiàng)選擇題

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線(xiàn)數(shù)n的關(guān)系一般為()

題型:?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是()

題型:?jiǎn)雾?xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。

題型:?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)閾值電壓UT的典型值是()

題型:?jiǎn)雾?xiàng)選擇題

要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。

題型:?jiǎn)雾?xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。

題型:?jiǎn)雾?xiàng)選擇題