A.可逆計(jì)數(shù)器
B.循環(huán)計(jì)數(shù)器
C.同步計(jì)數(shù)器
D.異步計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.集成定時(shí)器
B.組合邏輯電路
C.存儲(chǔ)電路
D.脈沖產(chǎn)生電路
A.進(jìn)行狀態(tài)編碼
B.進(jìn)行電路設(shè)計(jì)
C.列出真值表
D.畫出邏輯圖
A.級(jí)連法
B.置位法
C.復(fù)位法
D.擴(kuò)展法
A.同步時(shí)序電路
B.組合邏輯電路
C.觸發(fā)器電路
D.異步時(shí)序電路
A.并/串轉(zhuǎn)換
B.數(shù)據(jù)存儲(chǔ)
C.串/并轉(zhuǎn)換
D.數(shù)據(jù)運(yùn)算
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.計(jì)數(shù)器
A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.波形圖
A.主從RS觸發(fā)器
B.同步D觸發(fā)器
C.邊沿JK觸發(fā)器
D.維持-阻塞D觸發(fā)器
A.同步結(jié)構(gòu)
B.主從結(jié)構(gòu)
C.邊沿結(jié)構(gòu)
D.維持-阻塞結(jié)構(gòu)
A.下降沿觸發(fā)的JK觸發(fā)器
B.維持-阻塞結(jié)構(gòu)的D觸發(fā)器
C.主從RS觸發(fā)器
D.T觸發(fā)器
最新試題
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
TTL與非門閾值電壓UT的典型值是()
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。