A.同步DC觸發(fā)器
B.同步RS觸發(fā)器
C.主從RS觸發(fā)器
D.基本RS觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.同步DC觸發(fā)器
B.同步RS觸發(fā)器
C.主從RS觸發(fā)器
D.基本RS觸發(fā)器
A.有2個穩(wěn)定狀態(tài),即0態(tài)和1態(tài)
B.觸發(fā)器除了可以置0和置1外,還可以置為高阻態(tài)。
C.在外加輸入信號的觸發(fā)下,觸發(fā)器可以改變原來的狀態(tài),具有置0和置1功能。
D.沒有外加信號作用時,觸發(fā)器可以保持原來的狀態(tài)不變。
A.基本RS觸發(fā)器
B.D觸發(fā)器
C.主從JK觸發(fā)器
D.邊沿JK觸發(fā)器
A.同步R-S觸發(fā)器
B.主從R-S觸發(fā)器
C.維阻R-S觸發(fā)器
D.邊沿R-S觸發(fā)器
A.基本RS觸發(fā)器
B.D觸發(fā)器
C.JK觸發(fā)器
D.T觸發(fā)器
A.主從RS觸發(fā)器
B.同步D觸發(fā)器
C.邊沿JK觸發(fā)器
D.維持-阻塞觸發(fā)器
A.主從結(jié)構(gòu)
B.邊沿結(jié)構(gòu)
C.同步結(jié)構(gòu)
D.維持-阻塞結(jié)構(gòu)
A.保持(記憶)
B.置0
C.置1
D.翻轉(zhuǎn)(計(jì)數(shù))
A.保持記憶
B.狀態(tài)不定
C.送0
D.送1
A.時鐘脈沖
B.時鐘信號
C.CP
D.輸入信號
最新試題
利用2個74LS138和1個非門,可以擴(kuò)展得到1個()線譯碼器。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請說明理由。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
以下哪個編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
具有“有1出0、全0出1”功能的邏輯門是()
7系列EPROM存儲的數(shù)據(jù)是()可擦除的。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
一個兩輸入端的門電路,當(dāng)輸入為10時,輸出不是1的門電路為()
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。