A.同步DC觸發(fā)器
B.同步RS觸發(fā)器
C.主從RS觸發(fā)器
D.基本RS觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.有2個穩(wěn)定狀態(tài),即0態(tài)和1態(tài)
B.觸發(fā)器除了可以置0和置1外,還可以置為高阻態(tài)。
C.在外加輸入信號的觸發(fā)下,觸發(fā)器可以改變原來的狀態(tài),具有置0和置1功能。
D.沒有外加信號作用時,觸發(fā)器可以保持原來的狀態(tài)不變。
A.基本RS觸發(fā)器
B.D觸發(fā)器
C.主從JK觸發(fā)器
D.邊沿JK觸發(fā)器
A.同步R-S觸發(fā)器
B.主從R-S觸發(fā)器
C.維阻R-S觸發(fā)器
D.邊沿R-S觸發(fā)器
A.基本RS觸發(fā)器
B.D觸發(fā)器
C.JK觸發(fā)器
D.T觸發(fā)器
A.主從RS觸發(fā)器
B.同步D觸發(fā)器
C.邊沿JK觸發(fā)器
D.維持-阻塞觸發(fā)器
A.主從結構
B.邊沿結構
C.同步結構
D.維持-阻塞結構
A.保持(記憶)
B.置0
C.置1
D.翻轉(計數(shù))
A.保持記憶
B.狀態(tài)不定
C.送0
D.送1
A.時鐘脈沖
B.時鐘信號
C.CP
D.輸入信號
A.鍵盤輸入
B.開關消噪
C.防抖動
D.數(shù)據(jù)運算
最新試題
試提出數(shù)字頻率計的三種設計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設計方案是最佳嗎?簡述理由。
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
兩個與非門構成的基本RS觸發(fā)器,當Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
一個VHDL模塊是否必須有一個實體和一個結構體?是否可以有多個實體和結構體?簡述它們的作用。
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
()在計算機系統(tǒng)中得到了廣泛的應用,其中一個重要用途是構成數(shù)據(jù)總線。
7系列EPROM存儲的數(shù)據(jù)是()可擦除的。
以下代碼中為無權碼的為()。