多項(xiàng)選擇題在組合邏輯電路中競爭不一定帶來冒險(xiǎn)，我們根據(jù)邏輯電路的輸出是否產(chǎn)生錯(cuò)誤可將競爭分為哪兩種。（）

A.邏輯競爭
B.臨界競爭
C.非臨界競爭
D.功能競爭


你可能感興趣的試題

2.多項(xiàng)選擇題下列器件有多個(gè)輸出端的是（）。

A.譯碼器
B.數(shù)據(jù)選擇器
C.數(shù)值比較器
D.加法器

3.多項(xiàng)選擇題組合邏輯電路按照集成度可分為（）。

A.SSI
B.MSI
C.LSI
D.VLSI

4.多項(xiàng)選擇題以下電路中，加以適當(dāng)輔助門電路，（）適于實(shí)現(xiàn)單輸出組合邏輯電路。

A.二進(jìn)制譯碼器
B.數(shù)據(jù)選擇器
C.數(shù)值比較器
D.七段顯示譯碼器

5.多項(xiàng)選擇題組合邏輯電路消除競爭冒險(xiǎn)的方法有（）。

A.修改邏輯設(shè)計(jì)
B.在輸出端接入濾波電容
C.后級加緩沖電路
D.屏蔽輸入信號的尖峰干擾

7.多項(xiàng)選擇題在數(shù)字系統(tǒng)中，常用的表示機(jī)器數(shù)的方法有（）。

A.原碼
B.反碼
C.補(bǔ)碼
D.編碼

8.多項(xiàng)選擇題數(shù)字邏輯電路中的1和0可以代表（）

A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無
D.數(shù)量的大小

9.多項(xiàng)選擇題數(shù)字電路的特點(diǎn)是（）。

A.電路結(jié)構(gòu)簡單，有利于實(shí)現(xiàn)電路集成化；
B.可實(shí)現(xiàn)邏輯運(yùn)算和判斷；
C.工作穩(wěn)定抗干擾能力強(qiáng)；
D.工作于開關(guān)狀態(tài)，功耗低。

10.多項(xiàng)選擇題在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0（）。

A.全部輸入是0
B.全部輸入是1
C.任一輸入為0，其他輸入為1
D.任一輸入為1

最新試題

根據(jù)什么判斷簡單電路中的險(xiǎn)象存在？

題型：問答題

一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。

題型：單項(xiàng)選擇題

（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

題型：單項(xiàng)選擇題

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。

題型：單項(xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。

題型：問答題

小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）

題型：單項(xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

題型：單項(xiàng)選擇題

以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）

題型：單項(xiàng)選擇題

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。

題型：單項(xiàng)選擇題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。

題型：單項(xiàng)選擇題