A.1/3VCC
B.2/3VCC
C.VCC
D.1/2VCC
您可能感興趣的試卷
你可能感興趣的試題
A.1/3VCC
B.2/3VCC
C.VCC
D.1/2VCC
A.產(chǎn)生矩形波
B.產(chǎn)生延遲作用
C.存儲器信號
D.把緩慢信號變成矩形波
A.時序邏輯
B.施密特觸發(fā)器
C.單穩(wěn)態(tài)觸發(fā)器
D.多諧振蕩器
A.電路簡單
B.頻率穩(wěn)定度高
C.振蕩頻率高
D.振蕩頻率低
A.3
B.4
C.5
D.6
A.畫原始狀態(tài)轉(zhuǎn)換圖
B.進行狀態(tài)編碼
C.求時鐘方程
D.求驅(qū)動方程
A.l~10
B.1~16
C.1~99
D.1~100
A.1-~15
B.1~16
C.1~32
D.1~256
A.環(huán)形計數(shù)器
B.扭環(huán)形計數(shù)器
C.移位寄存器
D.序列信號檢測器
A.5
B.10
C.31
D.32
最新試題
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
()在計算機系統(tǒng)中得到了廣泛的應(yīng)用,其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少?