A.燈絲
B.發(fā)光二極管
C.發(fā)光三極管
D.熔絲
您可能感興趣的試卷
你可能感興趣的試題
A.譯碼器
B.編碼器
C.數(shù)據(jù)選擇器
D.數(shù)據(jù)比較器
A.譯碼
B.編碼
C.數(shù)據(jù)選擇
D.奇偶校驗
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據(jù)選擇器
D.奇偶校驗器
A.全加
B.半加
C.全減
D.半減
A.編碼器
B.譯碼器
C.全加器
D.半加器
A.全加
B.半加
C.全減
D.半減
A.編碼器
B.譯碼器
C.全加器
D.半加器
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器
A.電路不是最簡
B.電路有多個輸出
C.電路中存在延遲
D.電路使用不同的門電路
A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.特性方程
最新試題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
一個兩輸入端的門電路,當輸入為10時,輸出不是1的門電路為()
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
兩個與非門構(gòu)成的基本RS觸發(fā)器,當Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
根據(jù)什么判斷簡單電路中的險象存在?
TTL與非門輸出低電平的參數(shù)規(guī)范值是()