A.VCC
B.RD
C.C—U
D.GND
您可能感興趣的試卷
你可能感興趣的試題
A.電源VCC
B.電阻R1
C.電阻R2
D.電容C
A.電阻R
B.電容C
C.C-U端電位
D.電源VCC
A.0.7RC
B.RC
C.1.1RC
D.1.4RC
A.15V
B.10V
C.5V
D.2.5V
A.雙門RC
B.三門RC環(huán)形
C.555構(gòu)成
D.石英晶體
A.Uoff
B.UT
C.UON
D.UOH
A.更多非門
B.電感L
C.RC環(huán)節(jié)
D.大容量電容
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器
A.可重觸發(fā)單穩(wěn)
B.單觸發(fā)單穩(wěn)
C.施密特觸發(fā)器
D.555定時(shí)器
A.提高VCC
B.降低VCC：
C.增大CX，
D.減小RX
最新試題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
如要將一個(gè)最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號。