A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器
您可能感興趣的試卷
你可能感興趣的試題
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器
A.異步清零
B.輸入使能
C.CP
D.輸出使能
A.上升沿
B.下降沿
C.高電平
D.低電平
A.上升沿
B.下降沿
C.高電平
D.低電平
A.上升(下降)
B.高電平
C.低電平
D.無(wú)法確定
A.D
B.T
C.RS
D.T
A.00
B.01
C.10
D.無(wú)法確定
A.直接置1、清0
B.直接置位、復(fù)位
C.同步
D.異步
最新試題
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
具有“有1出0、全0出1”功能的邏輯門是()
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。