A.上升沿
B.下降沿
C.高電平
D.低電平
您可能感興趣的試卷
你可能感興趣的試題
A.上升(下降)
B.高電平
C.低電平
D.無(wú)法確定
A.D
B.T
C.RS
D.T
A.00
B.01
C.10
D.無(wú)法確定
A.直接置1、清0
B.直接置位、復(fù)位
C.同步
D.異步
A.00
B.01
C.l0
D.11
A.一定相同
B.一定不同
C.不一定相同
D.無(wú)法確定
A.單片MSI
B.多片MSI
C.各種門電路
D.無(wú)法確定
A.完成自動(dòng)加法進(jìn)位
B.完成4位加法
C.提高運(yùn)算速度
D.完成4位串行加法
A.數(shù)字信號(hào)
B.模擬信號(hào)
C.數(shù)模混合信號(hào)
D.數(shù)字和模擬信號(hào)
A.二進(jìn)制碼
B.七段碼
C.七段反碼
D.BCD碼
最新試題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
以下代碼中為無(wú)權(quán)碼的為()。
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。