單項(xiàng)選擇題不屬于CMOS邏輯電路優(yōu)點(diǎn)的提法是（）。

A.輸出高低電平理想
B.電源適用范圍寬
C.抗干擾能力強(qiáng)
D.電流驅(qū)動(dòng)能力強(qiáng)


你可能感興趣的試題

1.單項(xiàng)選擇題CMOS系列產(chǎn)品中，工作速度低于74系列TTL的是（）系列。

A.74HC
B.74HCT
C.54HC
D.4000B

2.單項(xiàng)選擇題數(shù)字系統(tǒng)中，降低尖峰電流影響，所采取的措施是（）。

A.接入關(guān)門電阻
B.接入開門電阻
C.接入濾波電容
D.降低供電電壓

3.單項(xiàng)選擇題門電路輸人端對(duì)地所接電阻R≥RON時(shí)．相當(dāng)于此端（）。

A.接邏輯“1”
B.接邏輯“0”
C.接2.4V電壓
D.邏輯不定

4.單項(xiàng)選擇題門電路輸人端對(duì)地所接電阻R≤ROF時(shí)．相當(dāng)于此端（）。

A.接邏輯“1”
B.接邏輯“0”
C.接2.4V電壓
D.邏輯不定

5.單項(xiàng)選擇題TTL門電路的開門電阻的典型值為（）。

A.3kΩ
B.2kΩ
C.700Ω
D.300Ω

6.單項(xiàng)選擇題用三態(tài)門可以實(shí)現(xiàn)“總線”連接，但其“使能”控制端應(yīng)為（）。

A.固定接0
B.固定接1
C.同時(shí)使能
D.分時(shí)使能

7.單項(xiàng)選擇題TTL電路中，能實(shí)現(xiàn)“線與”邏輯（）。

A.異或門
B.OC門
C.TS門
D.與或非門

9.單項(xiàng)選擇題TTL與非門高電平輸出電流IOH的參數(shù)規(guī)范值是（）·

A.200uA
B.400uA
C.800uA
D.1000uA

10.單項(xiàng)選擇題TTL與非門低電平輸出電流IOL的參數(shù)規(guī)范值是（）。

A.20uA
B.40uA
C.1.6mA
D.16mA

最新試題

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）

題型：?jiǎn)雾?xiàng)選擇題

ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。

題型：?jiǎn)雾?xiàng)選擇題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

題型：?jiǎn)雾?xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

題型：?jiǎn)雾?xiàng)選擇題

具有“有1出0、全0出1”功能的邏輯門是（）

題型：?jiǎn)雾?xiàng)選擇題

如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。

題型：?jiǎn)雾?xiàng)選擇題

以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）

題型：?jiǎn)雾?xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題

以下代碼中為無權(quán)碼的為（）。

題型：?jiǎn)雾?xiàng)選擇題