A.8-3譯碼器
B.2-4譯碼器
C.4-16譯碼器
D.3-8譯碼器
您可能感興趣的試卷
你可能感興趣的試題
A.共發(fā)射極
B.共集電極
C.共陰極
D.共陽極
A.8421BCD編碼器
B.二進(jìn)制編碼器
C.十進(jìn)制編碼器
D.二-十進(jìn)制編碼器
A.數(shù)字電路
B.模擬電路
C.組合邏輯電路
D.時序邏輯電路
A.卡諾圖中有2個1格相鄰,可以消去1個互反變量
B.卡諾圖中有4個1格相鄰,可以消去2個互反變量
C.卡諾圖中有8個1格相鄰,可以消去4個互反變量
D.卡諾圖中有16個1格相鄰,可以消去8個互反變量
A.并項(xiàng)法
B.吸收法
C.消去法
D.配項(xiàng)法
A.如果A+B=A+C,則B=C
B.如果AB=AC,則B=C
C.如果A+1=1,則A=0
D.如果A+A=A,則A=1
A.5V
B.10V
C.25V
D.220V
A.高電平
B.上升沿
C.下降沿
D.低電平
A.有可能出現(xiàn)不確定狀態(tài)
B.具有置數(shù)功能
C.具有翻轉(zhuǎn)功能
D.具有保持記憶功能
A.有可能出現(xiàn)不確定狀態(tài)
B.具有置0功能
C.具有置1功能
D.具有保持記憶功能
最新試題
一個VHDL模塊是否必須有一個實(shí)體和一個結(jié)構(gòu)體?是否可以有多個實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
以下代碼中為無權(quán)碼的為()。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
電可擦除的PROM器件是()
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
以下哪個編碼不能是二-十進(jìn)制譯碼器的輸入編碼()