多項(xiàng)選擇題邏輯函數(shù)的表示方法中具有唯一性的是（）。

A.真值表
B.表達(dá)式
C.邏輯圖
D.卡諾圖


你可能感興趣的試題

1.多項(xiàng)選擇題以下表達(dá)式中符合邏輯運(yùn)算法則的是（）。

A.C×C=C2
B.1+1=10
C.0<1
D.A+1=A

2.多項(xiàng)選擇題TTL與非門由（）三部分組成。

A.輸入級(jí)
B.輸出級(jí)
C.放大級(jí)
D.中間級(jí)

3.多項(xiàng)選擇題下列選項(xiàng)（）屬于卡諾圖化圈的原則。

A.包圍圈盡可能的大，個(gè)數(shù)盡可能的少
B.包圍圈所含小方格數(shù)為2n（n＝1、2、…）
C.允許重復(fù)圈1，但每個(gè)包圍圈至少應(yīng)有一個(gè)未被其他圈包圍過(guò)的最小項(xiàng)。
D.單獨(dú)包圍孤立的最下項(xiàng)。

4.多項(xiàng)選擇題邏輯代數(shù)的反演規(guī)則是指將函數(shù)L中（），就可以得到L的反函數(shù)

A.與（·）換成或（＋），或（＋）換成與（·）
B.原變量變換為反變量，反變量變換為原變量
C.0換成1，1換成0
D.化成最簡(jiǎn)與或表達(dá)式

5.多項(xiàng)選擇題BCD碼是用于表示十進(jìn)制數(shù)的二進(jìn)制代碼，常見的BCD碼有（）。

A.字符編碼
B.5421BCD碼
C.8421BCD碼
D.余3BCD碼

6.多項(xiàng)選擇題數(shù)制實(shí)際上指的是數(shù)的進(jìn)位制，下列哪些屬于數(shù)制的種類。（）。

A.二進(jìn)制
B.BCD碼
C.十進(jìn)制
D.十六進(jìn)制

7.多項(xiàng)選擇題數(shù)字電路中的1和0可以代表（）。

A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無(wú)
D.數(shù)量的大小

8.多項(xiàng)選擇題對(duì)數(shù)字信號(hào)描述正確的有（）。

A.在時(shí)間和數(shù)值變化上都是離散的信號(hào)；
B.在時(shí)間和數(shù)值變化上都是連續(xù)的信號(hào)；
C.屬于二值信號(hào)，用高電平和電平來(lái)表示；
D.無(wú)規(guī)律變化信號(hào)。

9.多項(xiàng)選擇題按集成度的不同可以把集成電路分為（）

A.小規(guī)模集成電路（SSI）
B.中規(guī)模集成電路（MSI）
C.大規(guī)模集成電路（LSI）
D.超大規(guī)模集成電路（VLSI）

10.多項(xiàng)選擇題在CMOS類門中，對(duì)未使用的輸入端應(yīng)（）

A.接相應(yīng)的邏輯電平
B.與有用輸入端并接
C.懸空
D.接電源

最新試題

根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？

題型：?jiǎn)柎痤}

用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型：?jiǎn)雾?xiàng)選擇題

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。

題型：?jiǎn)柎痤}

判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

題型：?jiǎn)柎痤}

雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說(shuō)明理由。

題型：?jiǎn)柎痤}

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題

利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。

題型：?jiǎn)雾?xiàng)選擇題

以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）

題型：?jiǎn)雾?xiàng)選擇題

什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？

題型：?jiǎn)柎痤}